


Linea pilotata da un driver

- ❑ L'interconnessione è pilotata da un **driver** → Il più semplice è un invertitore




Il ritardo complessivo dipenderà da

- ❑ ritardo dell'interconnessione
- ❑ caratteristiche del driver

Notiamo anche che l'analisi di un driver connesso ad una linea non è di facile trattazione → sarebbe necessario stabilire cosa fornisce il driver in input alla linea e usare questa informazione come condizione al contorno per la soluzione dell'equazione di diffusione

Per eliminare tale complessità:

- ❑ assumiamo una commutazione **istantanea** dell'ingresso dell'invertitore
- ❑ che le capacità parassite sul nodo di uscita dell'invertitore siano piccole rispetto a C_{int} in modo tale da trascurarle
- ❑ l'interconnessione viene schematizzata mediante **parametri concentrati** C_{int} e R_{int}



Rispetto ai casi già studiati in precedenza, ora tra transistore e capacità di uscita è presente la resistenza R_{int}




ci sono due potenziali incogniti V_{OI} e V_H

Le espressioni per la corrente in regime di saturazione e di triodo sono note → potremmo calcolare analiticamente il ritardo.





Otterremmo espressioni complicate → per ovviare a questo problema **semplifichiamo la relazione tra tensione e corrente del transistore**



approssimazioni

1) $V_{DS} < V_x$, cioè in regione triodo: $I_{DS} = \frac{V_{DS}}{R_{dr}}$

2) $V_{DS} > V_x$, cioè in regione di saturazione $I_{DS} = I_{dr}$



Assumiamo come condizione iniziale che la linea sia carica

$$V_{II}(t = 0) = V_{OI}(t = 0) = V_{DD}$$

FASE 1: nMOS in saturazione → scarica a **corrente costante**

$$I_{DS} = I_{dr} = \text{const}$$

equazione che governa la scarica è: $-(C_{int} + C_L) \frac{dV_{OI}}{dt} = I_{dr}$


$$V_{OI}(t) = V_{DD} - \frac{I_{dr}}{(C_L + C_{int})} \cdot t$$

$V_{OI}(t)$ diminuisce linearmente finché $V_{II} = V_x$ per $t = t_1$

Quando $V_{II} = V_x$ cioè quando $V_{II} = V_{OI} - R_{int}I_{dr} = V_x$

$$V_{DD} - \frac{I_{dr}}{C_L + C_{int}} t_1 - R_{int}I_{dr} = V_x \quad \text{dalla quale ricaviamo il tempo } t_1$$

$$t_1 = \left[V_{DD} - V_x - R_{int}I_{dr} \right] \frac{(C_L + C_{int})}{I_{dr}}$$




se R_{int} è tale per cui $R_{int}I_{dr} > V_{DD} - V_x$ vuol dire che il transitorio in cui l'nMOS è in saturazione **non esiste**
→ in altre parole il transistor parte in regione triodo

Tensione al nodo OI al tempo t_1 :

$$V_{OI}(t_1) = V_x + R_{int}I_{dr}$$

$$t_1 = R_{int}(C_L + C_{int}) \left[\frac{V_{DD} - V_x}{R_{int}I_{dr}} - 1 \right]$$

FASE 2: l'nMOS è in triodo e secondo l'approssimazione precedente, lo possiamo vedere come fosse una resistenza di valore R_{dr}



$$R_{tot} = R_{dr} + R_{int}$$

$$C_{tot} = C_{int} + C_L$$

$$\begin{cases} I_C = C_{tot} \frac{dV_{OI}}{dt} \\ I_R = -I_C \\ I_R = \frac{V_{HH}}{R_{dr}} = \frac{V_{OI}}{R_{tot}} \end{cases}$$

$$(C_L + C_{int}) \frac{dV_{OI}}{dt} = - \frac{V_{OI}}{(R_{int} + R_{dr})}$$

$$- \int_{V_{OI}(t_1)}^{V_{OIF}} (C_L + C_{int})(R_{int} + R_{dr}) \frac{dV_{OI}}{V_{OI}} = \int_{t_1}^{t_1+t_2} dt$$

$$(C_L + C_{int})(R_{int} + R_{dr}) \ln \left(\frac{V_{OI}(t_1)}{V_{OIF}} \right) = t_2$$

$$\begin{aligned} V_{OI}(t_1) &= V_X + R_{int} I_{DR} \\ V_{OIF} &= 0.1 V_{DD} \end{aligned}$$

$$\Rightarrow t_2 = (C_L + C_{int})(R_{int} + R_{dr}) \times \ln \left(\frac{V_X + R_{int} I_{DR}}{0.1 V_{DD}} \right)$$

$$T_{90\%} = T_1 + T_2 = \underbrace{(C_{int} + C_L)R_{int} \left(\frac{V_{DD} - V_x}{R_{int}I_{dr}} - 1 \right)}_{T_1} + \underbrace{(R_{int} + R_{dr})(C_{int} + C_L) \ln \left(\frac{V_x + R_{int}I_{dr}}{0.1V_{DD}} \right)}_{T_2}$$

dipende da

- parametri dell'interconnessione: R_{int} e C_{int}
- caratteristiche del driver: I_{dr} , R_{dr} e V_x

Nel caso di interconnessioni sufficientemente lunghe e/o di driver con dimensionamenti sufficientemente grandi (quindi I_{dr} grandi)

$$R_{int}I_{dr} \approx V_{DD} - V_x \rightarrow V_x + R_{int}I_{dr} \approx V_{DD}$$

in questo caso $t_1 \ll t_2$

e in particolare possiamo scrivere

$$\begin{cases} \text{se } t_1 \rightarrow 0 \\ \text{se } V_x + R_{int}I_{dr} \approx V_{DD} \end{cases}$$

$$T_{90\%} \approx 2.3(R_{int} + R_{dr})(C_{int} + C_L)$$



$$T_{90\%} \approx 2.3[(R_{int}C_{int}) + (R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$



Il termine $2.3(R_{int}C_{int})$ è il ritardo intrinseco dell'interconnessione «a parametri concentrati» corrispondente ad un'escursione del segnale del 90%

sappiamo che è il ritardo intrinseco di una interconnessione a parametri distribuiti corrispondente ad un'escursione al 90% è pari a $R_{int}C_{int}$.

In modo **empirico** teniamo conto della natura distribuita dell'interconnessione scrivendo (per $t_1 \rightarrow 0$)

$$\left. \begin{aligned} R_{int} &= rL_{en} \\ C_{int} &= cL_{en} \end{aligned} \right\} \rightarrow$$

$$T_{90\%} \approx (R_{int}C_{int}) + 2.3[(R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$


$$\approx (rcL_{en}^2) + 2.3[\underbrace{(R_{dr}C_{int})}_{cL_{en}} + \underbrace{(R_{int}C_L)}_{rL_{en}} + (R_{dr}C_L)]$$

se $C_L \ll C_{int}$ allora:

$$T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}$$

Riepilogo

$$T_{90\%} = T_1 + T_2 = (C_{int} + C_L)R_{int} \left(\frac{V_{DD} - V_x}{R_{int}I_{dr}} - 1 \right) + (R_{int} + R_{dr})(C_{int} + C_L) \ln \left(\frac{V_x + R_{int}I_{dr}}{0.1V_{DD}} \right)$$



$$\begin{cases} \text{se } t_1 \rightarrow 0 \\ \text{se } V_x + R_{int}I_{dr} \approx V_{DD} \end{cases}$$

$$T_{90\%} \approx 2.3(R_{int} + R_{dr})(C_{int} + C_L)$$

$$T_{90\%} = 2.3(R_{int}C_{int}) + 2.3[(R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$

In modo empirico $2.3(R_{int}C_{int}) \rightarrow R_{int}C_{int}$

$$T_{90\%} = (R_{int}C_{int}) + 2.3[(R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$

se $C_L \ll C_{int}$

$$T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}$$

dipende dal quadrato della
lunghezza della linea!

Nel caso in cui $R_{int}C_{int} \ll 2.3R_{dr}C_{int}$


Allora $T_{90\%}$ è molto simile a quello di un driver caricato con capacità C_{int}

$$T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}$$



$$T_{90\%} \approx 2.3R_{dr}cL_{en}$$

Se $rcL_{en}^2 \ll 2.3R_{dr}cL_{en}$



Interconnessione RC come semplice capacità C_{int}

Quando possiamo considerare l'interconnessione RC come semplice capacità C_{int} ?

riconsideriamo:

$$T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}$$

Empiricamente:

$$2.3R_{dr}cL_{en} \gg rcL_{en}^2 \Rightarrow 2.3R_{dr}cL_{en} > 10rcL_{en}^2$$

se, ad esempio, $2.3R_{dr}C_{int} > 10R_{int}C_{int}$

$$R_{dr} > 10 \frac{R_{int}}{2.3} \rightarrow L_{en} < 2.3 \frac{R_{dr}}{10r}$$

se questa condizione è verificata allora possiamo considerare la linea puramente capacitiva e trascurare gli effetti resistivi della linea

se invece

$$L_{en} > 2.3 \frac{R_{dr}}{10r}$$

allora dobbiamo tenere in considerazione della natura distribuita della rete RC

Determinazione dei parametri del driver

sappiamo che la corrente di saturazione vale

$$I_{sat} = I_{dr} = \frac{\beta_n}{2} (V_{DD} - V_T)^2 \quad \text{dove per semplicità trascuriamo il termine } (1 + \lambda V_{DS})$$


per quanto riguarda il termine R_{dr} e V_x ricordiamo che in regione triodo

$$I_{DS} = \frac{\beta_n}{2} [2(V_{GS} - V_T)V_{DS} - V_{DS}^2] \quad \text{dove anche in questo caso trascuriamo la modulazione della lunghezza di canale } \lambda$$

I_{DS} è funzione quadratica di V_{DS} !

La determinazione di R_{dr} e V_x può avvenire in due modi diversi

Determinazione dei parametri del driver



Estrapoliamo la relazione $I_{DS} - V_{DS}$ sulla base del tratto lineare nell'intorno di $V_{DS} = 0$

$$\left. \frac{\partial I_{DS}}{\partial V_{DS}} \right|_{V_{DS}=0} = \beta_n (V_{GS} - V_T) \stackrel{V_{GS}=V_{DD}}{\Rightarrow} \beta_n (V_{DD} - V_T)$$

$$R_{dr} = \frac{1}{\beta_n (V_{DD} - V_T)}$$

$$\text{e } V_x = R_{dr} I_{dr}$$

stiamo sovrastimando I_{DS} in regione triodo e quindi
sottostimando il ritardo

Metodo 2) In triodo se $V_{DS} < V_{GS} - V_T \Rightarrow V_x = V_{DD} - V_T$

$$R_{dr} = \frac{V_{x(2)}}{I_{dr}} = \frac{V_{DD} - V_T}{\frac{1}{2} \beta_n (V_{DD} - V_T)^2} = \frac{2}{\beta_n (V_{DD} - V_T)}$$

stiamo sottostimando I_{DS} in regione triodo e quindi
sovrastimando il ritardo

$$R_{inv} = R_{dr}??$$

Supponiamo che con la metodologia del Logical Effort si determini una resistenza equivalente di un invertitore simmetrico pari a R_{inv}

Ricordando che R_{inv} è definita al 90% dell'escursione del segnale di uscita

$$R_{inv} = \frac{2f\left(\frac{V_T}{V_{DD}}\right)}{\beta_n V_{DD}}$$

Posso assumere $R_{inv} = R_{dr}$ e usarla per calcolare il ritardo?


No, perché R_{inv} è definita già al 90% dell'escursione dunque il valore da usare per il pilotaggio dell'interconnessione sarà:

$$R_{dr} = \frac{R_{inv}}{2.3}$$

questo perché R_{dr} rappresenta una resistenza a tutti gli effetti mentre R_{inv} , di nuovo, è definita al 90% dell'escursione

esempio

Interconnessione in WSi_2 (Silicio di Tungsteno) a sezione quadrata ($H = W$).



$$H = W = 0.5 \mu m$$

$$t_{di} = 0.2 \mu m$$

$$\epsilon_{di} = 3.9 \epsilon_0$$

$$\rho_{WSi_2} = 130 \mu\Omega \cdot cm$$

$$L_{en} = 1 cm$$

Supponiamo che l'interconnessione
sia pilotata da un driver
con:

$$R_{dr} = 10 k\Omega$$

$$C_{dr} = 3 fF$$

- 1) Possiamo considerare l'interconnessione come semplice elemento capacitivo?
- 2) Calcolare $T_{90\%}$.

$$\tau = \frac{\rho}{H \cdot W} = 5.2 \frac{\Omega}{\mu m}$$

$$C = C_{pp} + c_{fn} = \frac{\epsilon d_i \cdot W}{t d_i} + \frac{2\epsilon \epsilon d_i}{C_u \left(\frac{4d_i + H}{H} \right)} = 0.31 \frac{fF}{\mu m}$$

$$R_{INT} C_{INT} = \tau c L_{en}^2 = 161.2 \text{ ns}$$

$$2.3 R_{DR} C_{INT} = 2.3 R_{DR} c L_{en} = 71.3 \text{ ns}$$


$$2.3 R_{DR} C_{INT} > 10 \tau c L_{en}^2 ?$$

$$\hookrightarrow \underbrace{L_{en}}_{1 \text{ cm}} < \frac{2.3 R_{DR}}{10 \tau} = 442 \mu m \rightarrow \text{devo tenere conto della natura "distribuita" delle C_{int}}$$

$$\tau_{90\%} = R_{INT} C_{INT} + 2.3 R_{DR} C_{INT} = 232.5 \text{ ns}$$

Se il termine rcL_{en}^2 risulta molto maggiore di $2.3R_{dr}cL_{en}$, allora, anche agendo sul dimensionamento del transistor non si otterranno miglioramenti significativi del ritardo

$$T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}$$




Dobbiamo partizionare l'interconnessione!

- ☐ Partizionamento di interconnessioni – ripetitori ad area minima
- ☐ Partizionamento di interconnessioni – ripetitori a dimensionamento ottimo
- ☐ Ripetitori in cascata

Partizionamento di interconnessioni – ripetitori ad area minima

Len -> k tratti di lunghezza Len/k

Se il termine $2.3R_{dr}C_{int} < R_{int}C_{int}$ il ritardo è dominato fortemente dall'interconnessione e l'unico modo per ridurre il ritardo è attraverso un partizionamento della linea con l'inserimento di opportuni driver (ripetitori)



$$T_{90\%} \approx (R_{int}C_{int}) + 2.3[(R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$

$$T_{90\%i} = \pi c \frac{L_{en}^2}{k^2} + 2.3 \left[R_{dr} c \frac{L_{en}}{k} + \pi \frac{L_{en}}{k} C_{dr} + R_{dr} C_{dr} \right]$$

$$T_{90\%} = k T_{90\%i} = \pi c \frac{L_{en}^2}{k} + 2.3 R_{dr} c L_{en} + 2.3 \pi L_{en} C_{dr} + k 2.3 R_{dr} C_{dr}$$

Partizionamento di interconnessioni – ripetitori ad area minima

$$T_{90\%} = \pi c \frac{L_{en}^2}{k} + 2.3 \pi L_{en} C_{dr} + 2.3 c L_{en} R_{dr} + 2.3 k C_{dr} R_{dr}$$

$$\frac{dT_{90\%}}{dk} = 0 \rightarrow rc \left(\frac{L_{en}}{k} \right)^2 = 2.3 R_{dr} C_{dr} \longrightarrow k_{ott} = \sqrt{\frac{rc L_{en}^2}{2.3 R_{dr} C_{dr}}}$$

ritardo intrinseco di
un tratto di
interconnessione

ritardo driver
caricato da C_{dr}

$$\frac{dT_{90\%}}{dk} = -\pi c \frac{L_{en}^2}{k^2} + 2.3 R_{dr} C_{dr}$$

sostituendo k_{ott} nell'espressione di $T_{90\%}$ troviamo:

$$T_{90\%} = 2.3(R_{dr} c L_{en} + r L_{en} C_{dr}) + 2 L_{en} \sqrt{2.3 R_{dr} C_{dr} r c}$$

$$\underbrace{R_{dr} c L_{en}}_{R_{dr} C_{int}} + \underbrace{r L_{en} C_{dr}}_{R_{int} C_{dr}}$$

Partizionamento di interconnessioni – ripetitori ad area minima

$$T_{90\%} = 2.3(R_{dr}C_{L_{en}} + rL_{en}C_{dr}) + 2L_{en}\sqrt{2.3R_{dr}C_{dr}rc}$$

- ❑ Notiamo come il ritardo dipende **linearmente** e non più **quadraticamente** da L_{en}
- ❑ I termini $R_{dr}C_{int}$ e $R_{int}C_{dr}$ non vengono modificati dall'ottimizzazione
- ❑ Il k non sarà un numero intero $\rightarrow$ vale quanto detto nel caso di uso della metodologia del *logical effort*
- ❑ Quando devo aspettarmi un netto miglioramento rispetto al caso di interconnessione non partizionata?

$$K_{opt} = \sqrt{\frac{rcL_{en}^2}{2.3R_{dr}C_{dr}}}$$

esempio

Nell'esempio precedente (slide 15) avevamo: $T_{90\%} = 2.3(R_{DC}C_{LEn}) + nC_{LEn}^2 = 232.5 \text{ ns}$

1) Calcolare il numero ottimo (K_{opt}) di tratti (da pilotare con driver e dimensionamento minimo) in cui deve essere divisa la linea al fine di minimizzare il ritardo.

2) Calcolare il nuovo valore di $T_{90\%}$.

$$K_{opt} = \sqrt{\frac{\pi C_{LEn}^2}{2.3 R_{DC} C_{DR}}} = 48.3 \rightarrow K = 48$$

$\sim 71.6 \text{ ns}$

$$T_{90\%} = 2.3(R_{DC}C_{LEn} + \pi L_{en} C_{DR}) + \underbrace{2 L_{en} \sqrt{2.3 R_{DC} C_{DR} \pi C}}_{6.67 \text{ ns}} =$$

$$= 78.33 \text{ ns}$$

Partizionamento di interconnessioni – ripetitori a dimensionamento ottimo

Se nell'espressione per il ritardo il termine $R_{dr}C_{int} = R_{dr}cL_{en}$ (che non è stato modificato dall'ottimizzazione) è rilevante $\rightarrow$ possiamo provare a **ridurre** R_{dr}


In questo caso i parametri di progetto sono:

□ k

□ Il dimensionamento h dei driver

sappiamo che avrò

$$\begin{cases} \frac{R_{dr}}{h} \text{ rappresenta la nuova } R_{dr} \\ C_{dr}h \text{ rappresenta la nuova } C_{dr} \end{cases}$$



$$T_{90\%i} = \pi c \frac{L_{en}^2}{k^2} + 2.3 \left(\frac{R_{dr}}{h} c \frac{L_{en}}{k} + \pi \frac{L_{en}}{k} h C_{dr} + \frac{R_{dr}}{h} h C_{dr} \right)$$

Dimensionamento ottimo dei ripetitori

In questo caso i parametri di progetto sono: $T_{90\%} = \pi c \frac{L_{eq}^2}{k^2} + 2.3 \left(\frac{R_{dr}}{h} c \frac{L_{eq}}{k} + \pi \frac{L_{eq}}{k} h C_{dr} + \frac{R_{dr}}{h} \cdot h C_{dr} \right)$

□ k

□ Il dimensionamento h dei driver $\xrightarrow{\text{sappiamo che avrò}} \begin{cases} \frac{R_{dr}}{h} \text{ rappresenta la nuova } R_{dr} \\ C_{dr} h \text{ rappresenta la nuova } C_{dr} \end{cases}$

Similmente al caso precedente

$$T_{90\%} = k T_{90\%i} =$$

$$= \pi c \frac{L_{eq}^2}{k} + 2.3 \frac{R_{dr}}{h} c L_{eq} + 2.3 \pi L_{eq} h C_{dr} + 2.3 k R_{dr} C_{dr}$$

Cerchiamo la condizione di ottimo rispetto al dimensionamento del driver h

$$\frac{dT_{90\%}}{dh} = 0$$

Dimensionamento ottimo dei ripetitori

$$\frac{dT_{90\%}}{dh} = 0 \quad \longrightarrow \quad \frac{dT_{90\%}}{dh} = -\frac{R_{dr}cL_{en}}{h^2} + rL_{en}C_{dr} = 0$$

$$h_{ott} = \sqrt{\frac{R_{dr}c}{rC_{dr}}} = \sqrt{\frac{R_{dr}C_{int}}{R_{int}C_{dr}}}$$

Notiamo che i termini che dipendono da k non dipendono da $h \rightarrow$ quindi k_{ott} è quello trovato in precedenza

Sostituendo le espressioni di h e k nell'espressione di $T_{90\%}$ troviamo:

$$T_{90\%} = 2(2.3 + \sqrt{2.3})L_{en}\sqrt{R_{dr}C_{dr}rc}$$

$$T_{90\%} \approx 7.6L_{en}\sqrt{R_{dr}C_{dr}rc}$$

$$T_{90\%} = 2.3(R_{dr}cL_{en} + rL_{en}C_{dr}) + 2L_{en}\sqrt{2.3R_{dr}C_{dr}rc}$$

→ ottimizzando numero di tratti di linea k e con dim.min.

$$T_{90\%} = 7.6L_{en}\sqrt{R_{dr}C_{dr}rc}$$

→ ottimizzando numero di tratti di linea k e il dimensionamento dei driver h

La seconda espressione mostra che il miglioramento di $T_{90\%}$ è rilevante quando i ritardi $R_{dr}cL_{en}$ e $rL_{en}C_{dr}$ sono molto diversi

$$h_{ott} = \sqrt{\frac{R_{dr}c}{rC_{dr}}} = \sqrt{\frac{R_{dr}C_{int}}{R_{int}C_{dr}}} \xrightarrow{\text{se } R_{dr}C_{int} \ll R_{int}C_{dr}} h \ll 1$$


Contraddice l'ipotesi alla base del dimensionamento degli stadi con $h > 1$ che vorrebbe far diminuire la resistenza dei driver a dimensionamento minimo

In particolare il miglioramento di $T_{90\%}$ è rilevante quando

$$\begin{cases} R_{dr}cL_{en} \gg rL_{en}C_{dr} \\ R_{dr}cL_{en} \gg L_{en}\sqrt{2.3R_{dr}C_{dr}rc} \end{cases} \longrightarrow \boxed{\text{si verifica quando } R_{dr}c \gg rC_{dr}}$$

$$\sqrt{2.3(R_{dr}C_{int})(R_{int}C_{dr})}$$


Partizionamento di interconnessioni – ripetitori ad area minima



$$T_{90\%} = 2.3(R_{dr}cL_{en} + rL_{en}C_{dr}) + 2L_{en}\sqrt{2.3R_{dr}C_{dr}rc}$$

$$k_{ott} = \sqrt{\frac{rcL_{en}^2}{2.3R_{dr}C_{dr}}}$$

Partizionamento di interconnessioni – ripetitori a dimensionamento ottimo



$$T_{90\%} \approx 7.6L_{en}\sqrt{R_{dr}C_{dr}rc}$$

$$k_{ott} = \sqrt{\frac{rcL_{en}^2}{2.3R_{dr}C_{dr}}}$$

$$h_{ott} = \sqrt{\frac{R_{dr}c}{rC_{dr}}} = \sqrt{\frac{R_{dr}C_{int}}{R_{int}C_{dr}}}$$

esempio

Nell'esempio precedente (slide 20) avevamo: $T_{90\%} = 78.33 \mu s$ e $K_{OH} = 48$.

1) Calcolare il dimensionamento ottimo K_{OH} dei ripetitori.

2) Calcolare $T_{90\%}$.


$$K_{OH} = \sqrt{\frac{R_{DR} C_{INT}}{R_{INT} C_{DR}}} \approx 14$$

$$T_{90\%} \approx 7.6 \sqrt{R_{DR} C_{DR} \pi C} \cdot L_{eq} \approx 16.71 \mu s$$

Ripetitori in cascata

Se possiamo considerare l'interconnessione come una pura capacità $C_{int} = cL_{en}$

Usiamo quanto già appreso in precedenza



In questo caso i parametri di progetto sono:

- ❑ Il numero n degli invertitori
- ❑ Il fattore f di aumento progressivo dei dimensionamenti $\rightarrow$ *step-up* ratio

Si nota come i primi $n - 1$ stadi abbiano come carico la capacità di ingresso dello stadio che segue $\rightarrow$ dunque il loro ritardo sarà $2.3fR_{dr}C_{dr}$

L'ultimo invertitore che è connesso direttamente all'interconnessione avrà un ritardo dato da:

se $C_L \ll C_{int}$ allora: $T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}$ $\Rightarrow$ $T_{90\%} = rcL_{en}^2 + 2.3\frac{R_{dr}}{f^{(n-1)}}cL_{en}$

E dunque il ritardo complessivo sarà dato da

$$T_{90\%} = 2.3(n-1)fR_{dr}C_{dr} + \left[2.3\frac{R_{dr}}{f^{(n-1)}}C_{int} + R_{int}C_{int} \right]$$

$$T_{90\%} = 2.3(n-1)fR_{dr}C_{dr} + \left[2.3\frac{R_{dr}}{f^{(n-1)}}cL_{en} + rcL_{en}^2 \right]$$

Il valore ottimo si ottiene annullando le derivate rispetto a n e f

$$\begin{cases} \frac{dT_{90\%}}{dn} = 0 \rightarrow C_{dr} - cL_{en} \frac{\ln f}{f^n} = 0 \\ \frac{dT_{90\%}}{df} = 0 \rightarrow C_{dr} - \frac{cL_{en}}{f^n} = 0 \end{cases} \Rightarrow \begin{cases} n = \ln\left(\frac{C_{int}}{C_{dr}}\right) = \ln\left(\frac{cL_{en}}{C_{dr}}\right) \\ f = e \end{cases}$$

I primi $(n-1)$ stadi hanno ritardo:

$$T_{90\%}_A = 2.3 f R_{dn} C_{dn}$$

L'ultimo stadio pilota direttamente l'interconnessione e ha ritardo:

$$T_{90\%}_B = \left[\pi c L_{eq}^2 + 2.3 \frac{R_{dn} c L_{eq}}{f^{n-1}} \right] \quad (\text{se } C_L \ll C_{int})$$

Quindi:

$$\begin{aligned} T_{90\%} &= (n-1) T_{90\%}_A + T_{90\%}_B = \\ &= (n-1) 2.3 f R_{dn} C_{dn} + \left[\pi c L_{eq}^2 + 2.3 \frac{R_{dn} c L_{eq}}{f^{n-1}} \right] \end{aligned}$$

Dobbiamo trovare f_{opt} e n_{opt} :

$$\begin{cases} \frac{\partial T_{90\%}}{\partial f} = 0 & (1) \end{cases}$$

$$\begin{cases} \frac{\partial T_{90\%}}{\partial n} = 0 & (2) \end{cases}$$

$$(1): \frac{\partial T_{90\%}}{\partial f} = (n-1) 2.3 R_{dn} C_{dn} - (n-1) 2.3 \frac{R_{dn} c L_{eq}}{f^n} = 0$$

$$\Rightarrow C_{dn} - c L_{eq} / f^n = 0$$

$$Cdn - \frac{c_{len}}{f^n} = 0 \quad \longrightarrow \quad f^n = \frac{c_{len}}{Cdn} \quad (3)$$

$$(2): \quad \frac{\partial T_{90\%}}{\partial n} = 2.3 f R_{2n} Cdn + 2.3 R_{2n} c_{len} \frac{\partial}{\partial n} \left(f^{-(n-1)} \right)$$

$$= 2.3 f R_{2n} Cdn + 2.3 R_{2n} c_{len} \frac{\partial}{\partial n} \left(f \cdot f^{-n} \right)$$

$$= 2.3 f R_{2n} Cdn + 2.3 f R_{2n} c_{len} \frac{\partial}{\partial n} f^{-n}$$

$$f^{-n} = e^{\ln f^{-n}} = e^{-n \ln f}$$

$$\frac{\partial}{\partial n} f^{-n} = \frac{\partial}{\partial n} e^{-n \ln f} = -\ln f \cdot e^{-n \ln f} =$$

$= f^{-n}$

$$= -f^{-n} \ln f = -\frac{\ln f}{f^n}$$

Quindi:

$$\frac{\partial T_{90\%}}{\partial n} = 2.3 f R_{2n} Cdn - 2.3 f R_{2n} c_{len} \frac{\ln f}{f^n} = 0$$

$$\Rightarrow Cdn - c_{len} \frac{\ln f}{f^n} = 0 \quad (4)$$

Sostituendo (3) in (4) otteniamo:

$$C_{dr} - c_{Len} \frac{C_{uf}}{f^u} = \cancel{C_{dr}} - \cancel{c_{Len}} C_{uf} \cdot \frac{\cancel{C_{dr}}}{\cancel{c_{Len}}} = 0$$

$$\Rightarrow C_{uf} = 1 \Rightarrow f_{OT} = e \quad (5)$$

Da (3) e (5):

$$f^u = \frac{c_{Len}}{C_{dr}} \Rightarrow$$

$$M_{OT} = \log_f \left(\frac{c_{Len}}{C_{dr}} \right) = \frac{C_{uf} \left(\frac{c_{Len}}{C_{dr}} \right)}{\underbrace{C_{uf}}_{= e = 1}} = \ln \left(\frac{c_{Len}}{C_{dr}} \right)$$

$$M_{OT} = \ln \left(\frac{c_{Len}}{C_{dr}} \right) = \ln \left(\frac{C_{int}}{C_{dr}} \right)$$

$$T_{90\%} = rcL_{en}^2 + 2.3 \frac{R_{dr}}{f(n-1)} cL_{en} \xrightarrow[\text{in precedenza}]{\text{sostituendo risultati trovati}}$$

$$T_{90\%} = 2.3eR_{dr}C_{dr} \ln\left(\frac{cL_{en}}{C_{dr}}\right) + rcL_{en}^2$$

↓ da confrontare con

$$T_{90\%} \approx 2.3R_{dr}cL_{en} + rcL_{en}^2$$

Si vede come l'approccio che prevede una cascata di invertitori:

- ❑ riduce drasticamente il termine legato al driver $R_{dr}C_{int}$
- ❑ non modifica il ritardo intrinseco della linea rcL_{en}^2 (che dipende quadraticamente dalla lunghezza della linea)

L'utilità di questo approccio sarà efficace nel caso in cui $2.3R_{dr}cL_{en} \gg rcL_{en}^2$



esempio

Si supponga che l'interconnessione introdotta in slide 15 possa essere considerata una semplice capacità -

- 1) Calcolare il numero ottimo di ripetitori e lo step-up factor ottimo -
- 2) Calcolare $T_{90\%}$ -

Alcuni risultati



$T_{90\%}$ di una linea RC in Al ($\rho_{Al} = 3\mu\Omega cm$), $c = 3pF/cm$, DRIVER: $R_{dr} = 10k\Omega$, $C_{dr} = 3fF$



- Resistività r bassa $\rightarrow$ ritardo caso singolo buffer è lineare (non dominato da rcL_{en}^2)
- Pilotaggio con driver ripetuti a dimensionamento minimo è poco efficace
- Con driver ottimizzati, essendo $R_{dr}c \gg rC_{dr}$, $T_{90\%}$ è molto minore

Alcuni risultati



$T_{90\%}$ di una linea RC in polySi ($\rho_{polySi} = 1000\mu\Omega cm$), $c = 3pF/cm$, DRIVER: $R_{dr} = 10k\Omega$, $C_{dr} = 3fF$



- ❑ Ritardo intrinseco della linea dominante per lunghezze di circa $10^3\mu m \rightarrow$ infatti il ritardo con singolo driver aumenta in modo quadratico con L_{en}
- ❑ Pilotaggio con cascata di driver risulta poco efficace vista l'importanza del ritardo intrinseco
- ❑ $R_{dr}c$ paragonabile a $rC_{dr} \rightarrow$ l'ottimizzazione dei dimensionamento dei ripetitori non produce un grande miglioramento rispetto al ripetitore minimo

Alcuni risultati

$T_{90\%}$ di una linea in Tungsten silicide ($\rho_{WSi_2} = 130\mu\Omega cm$), $c = 3pF/cm$, DRIVER: $R_{dr} = 10k\Omega$, $C_{dr} = 3fF$



□ Resistività intermedia tra polisilicio e alluminio $\rightarrow$ proprietà dei ritardi intermedia rispetto ai due casi precedenti

